@@ -613,9 +613,11 @@ module snitch_cluster
613
613
.mst_resp_i (wide_axi_mst_rsp[SoCDMAIn])
614
614
);
615
615
616
- xbar_rule_t dma_xbar_default_port;
617
- assign dma_xbar_default_port = '{
618
- idx : SoCDMAOut,
616
+
617
+ int unsigned dma_xbar_default_port = SoCDMAOut;
618
+ xbar_rule_t dma_xbar_default_port_rule;
619
+ assign dma_xbar_default_port_rule = '{
620
+ idx : dma_xbar_default_port,
619
621
start_addr : tcdm_start_address,
620
622
end_addr : zero_mem_end_address
621
623
} ;
@@ -673,7 +675,7 @@ module snitch_cluster
673
675
.mst_ports_resp_i (wide_axi_slv_rsp),
674
676
.addr_map_i (enabled_dma_xbar_rule),
675
677
.en_default_mst_port_i (DMAEnableDefaultMstPort),
676
- .default_mst_port_i ({ DmaXbarCfg.NoSlvPorts{ dma_xbar_default_port }} )
678
+ .default_mst_port_i ({ DmaXbarCfg.NoSlvPorts{ dma_xbar_default_port_rule }} )
677
679
);
678
680
end else begin : gen_dma_xbar
679
681
axi_xbar # (
@@ -703,7 +705,7 @@ module snitch_cluster
703
705
.mst_ports_resp_i (wide_axi_slv_rsp),
704
706
.addr_map_i (enabled_dma_xbar_rule),
705
707
.en_default_mst_port_i (DMAEnableDefaultMstPort),
706
- .default_mst_port_i ('{ default : dma_xbar_default_port.idx } )
708
+ .default_mst_port_i ({ DmaXbarCfg.NoSlvPorts { dma_xbar_default_port } } )
707
709
);
708
710
end
709
711
0 commit comments