Skip to content

Latest commit

 

History

History
8 lines (4 loc) · 675 Bytes

README.md

File metadata and controls

8 lines (4 loc) · 675 Bytes

drec-fpga-intro

На этом репозитории хранятся примеры, задачи, слайды, заметки и другие материалы для курсов "Введение в проектирование на языке Verilog" (2025+) и "Введение в FPGA и Verilog" (2018-2019).

  • Новые материалы (2025+) находятся в подкаталогах */2025 и на GitHub Pages

  • Старые материалы (2018-2019) находятся в подкаталогах */2019 и на Wiki